Trenchdiepte: de diepte-race onder in onze computerchips
Stel je een wolkenkrabber voor, maar dan omgekeerd: in plaats van de hoogte in, bouw je de diepte in. Dat is in essentie wat ingenieurs doen wanneer ze het hebben over trenchdiepte. Het is een maat voor hoe diep een smalle gleuf (een 'trench', Engels voor greppel of loopgraaf) in een stukje silicium wordt geëtst tijdens de productie van computerchips en geheugenchips. Hoe dieper die gleuf, hoe meer er in hetzelfde oppervlak past.
Een goede analogie is boren naar water. Een ondiepe put geeft weinig capaciteit, maar kost weinig moeite. Een diepe put geeft veel meer, maar het boren wordt lastiger naarmate je dieper gaat: de wanden moeten recht blijven, het gat mag niet instorten en het boren zelf duurt langer en wordt duurder. Precies dat gebeurt op de nanometerschaal in een chipfabriek, alleen dan met gaten die dunner zijn dan een haar en dieper dan honderden keren hun eigen breedte.
Wat is het precies?
In de chipindustrie worden structuren niet alleen plat (in twee dimensies) op een siliciumplak getekend, maar ook de diepte in gebouwd. Met een techniek die diep reactief ionetsen heet (vaak afgekort als DRIE, Deep Reactive Ion Etching) wordt silicium laag voor laag weggehaald langs een nauwkeurig patroon, waardoor smalle, verticale gleuven of gaten ontstaan.
De trenchdiepte is simpelweg hoe diep die gleuf wordt: van enkele micrometers (duizendste millimeters) tot, bij de meest geavanceerde geheugenchips, wel zeven tot acht micrometer diep. Dat klinkt misschien weinig, maar in verhouding tot de breedte van de gleuf — vaak nog geen honderd nanometer — is dat extreem diep. Die verhouding tussen diepte en breedte heet de aspect ratio, en die is een van de lastigste knoppen om aan te draaien in de halfgeleiderindustrie.
Naarmate een gleuf dieper wordt gemaakt, wordt het etsproces grilliger: gassen en ionen moeten helemaal tot op de bodem komen zonder de wanden zijdelings te beschadigen, en de bodem moet toch vlak en schoon blijven. Een kromme of ongelijkmatige trench kan een hele chip onbruikbaar maken.
Wat wil men ermee bereiken?
De drijfveer achter steeds grotere trenchdiepte is simpel: meer opslagcapaciteit of meer functionaliteit zonder dat een chip fysiek groter wordt. Vooral bij geheugenchips, zoals 3D NAND-flashgeheugen (de techniek achter SSD's en USB-sticks), worden geheugencellen niet langer naast elkaar op een plat oppervlak geplaatst, maar in torens boven elkaar gestapeld — letterlijk de diepte in geëtst als verticale kanalen door honderden dunne laagjes materiaal heen.
Hoe dieper (lees: hoe meer lagen) die torens worden, hoe meer geheugencellen er in hetzelfde oppervlak passen, en hoe goedkoper en compacter de opslag wordt per gigabyte. Ditzelfde principe van diepe, nauwe structuren speelt ook een rol bij vermogenshalfgeleiders (trench-MOSFET's, gebruikt in elektrische auto's en voedingen) en bij through-silicon vias (TSV's): verticale verbindingen die meerdere chiplagen in een 3D-gestapelde chip elektrisch met elkaar verbinden, belangrijk voor de nieuwste generaties AI-chips en geheugen dat vlak bovenop een processor wordt gestapeld.
Voorbeelden uit de praktijk
Samsung lanceerde in 2013 zijn eerste V-NAND-geheugen (de V staat voor verticaal), met 24 gestapelde lagen. In 2023-2024 presenteerde het bedrijf generaties met meer dan 280 lagen, wat alleen mogelijk is dankzij steeds diepere en preciezere trenches door het hele laagpakket heen.
SK Hynix en Micron volgen een vergelijkbaar pad. Micron kondigde in 2023 zijn 232-laags 3D NAND-geheugen aan, en in 2024-2025 werken beide bedrijven aan generaties van rond de 300 tot 400 lagen, waarbij de etsdiepte inmiddels ruim boven de 6 Ã 7 micrometer ligt.
In de logica-chipwereld gebruikt TSMC diepe trenches voor TSV's in zijn 3D-chipstapeltechnologie (bekend als SoIC), gebruikt in geavanceerde AI-processors zoals die van Nvidia en AMD. Intel past vergelijkbare diepe-via-technieken toe in zijn Foveros-pakkagetechniek voor het stapelen van chiplets.
Op het gebied van vermogenselektronica werkt Infineon aan trench-gebaseerde siliciumcarbide (SiC) MOSFET's voor elektrische voertuigen, waarbij een precies gecontroleerde trenchdiepte bepaalt hoe efficiënt stroom door de chip kan vloeien, met minder energieverlies dan oudere, vlakke ontwerpen.
Hoe ver is de techniek?
De ontwikkeling gaat gestaag, maar niet zonder horten en stoten. Elke nieuwe generatie 3D NAND met meer lagen vereist diepere trenches met een nog hogere aspect ratio, en dat loopt tegen natuurkundige grenzen aan: boven een bepaalde diepte-breedteverhouding wordt het etsproces onstabiel, en worden gaten onderaan de trench subtiel krommer (een effect dat in de industrie 'bowing' heet).
Fabrikanten lossen dit gedeeltelijk op door twee of drie etsstappen te combineren ('string stacking'), waarbij een chip in losse pakketten van bijvoorbeeld honderd lagen wordt gebouwd die vervolgens boven op elkaar worden geplaatst en verbonden. Dat werkt, maar voegt complexiteit, kosten en kans op fouten toe.
Een belangrijk obstakel is ook de meettechniek zelf: hoe controleer je of een gat van een paar honderd nanometer breed en acht micrometer diep over de volle lengte recht en schoon is? Hiervoor zijn gespecialiseerde röntgen- en elektronenmicroscopietechnieken nodig, die zelf ook nog in ontwikkeling zijn.
Onzeker is hoe lang dit tempo van diepere en complexere trenches nog vol te houden is met de huidige etstechnologie. Sommige experts in de sector verwachten dat er rond 2027-2028 een omslagpunt komt waarbij andere architecturen (zoals het stapelen van losse, kant-en-klare chiplaagjes in plaats van alles-in-één-etsen) belangrijker worden dan simpelweg dieper etsen.
Wie werken eraan?
De grootste spelers in geheugenchips met diepe trenchtechnologie zijn Samsung Electronics (Zuid-Korea), SK Hynix (Zuid-Korea) en Micron Technology (Verenigde Staten). Op het gebied van logicachips en 3D-stapeling zijn TSMC (Taiwan), Intel (Verenigde Staten) en Samsung Foundry toonaangevend.
Voor vermogenshalfgeleiders met trenchtechnologie zijn Infineon Technologies (Duitsland), STMicroelectronics (Zwitserland/Frankrijk/Italië) en onsemi (Verenigde Staten) belangrijke namen.
Het benodigde etsgereedschap zelf komt vrijwel altijd van een klein aantal gespecialiseerde toeleveranciers: Lam Research en Applied Materials (beide Verenigde Staten) zijn wereldleiders in diepe-trenchetsapparatuur, terwijl Tokyo Electron (Japan) eveneens een belangrijke rol speelt.
Onderzoeksinstituten zoals imec in België en IMEC-partnerorganisaties werken samen met deze bedrijven aan de volgende generaties etstechnologie, vaak in precompetitieve samenwerkingsverbanden waarbij meerdere chipfabrikanten gezamenlijk onderzoek financieren.