Flip-chip-verpakking: hoe een chip ondersteboven zijn contact maakt
Een moderne computerchip is niet af zodra het siliciumplakje uit de fabriek komt. Het moet ook nog worden vastgemaakt aan de rest van het apparaat: de printplaat, de behuizing, de aansluitingen die stroom en data doorgeven. Die laatste stap heet verpakking (packaging), en flip-chip is een van de meest gebruikte methoden daarvoor. De naam zegt het eigenlijk al: de chip wordt "omgeklapt" (flipped) en met de voorkant naar beneden op zijn drager geplaatst.
Vergelijk het met twee manieren om een knoop aan een jas te bevestigen. De oude methode, wire bonding genoemd, werkt als het handmatig vastnaaien van een knoop met dunne draadjes vanaf de rand: bij een chip zijn dat microscopisch dunne gouden of koperen draadjes die vanaf de rand van het siliciumplakje naar de contactpunten op de printplaat lopen. Flip-chip werkt eerder als een drukknoop: onder de hele chip zitten kleine bolletjes soldeer, en die klikken in één keer vast op de bijpassende punten op de drager eronder. Geen omweg via de rand meer nodig — elk contactpunt maakt rechtstreeks verbinding, recht naar beneden.
Wat is het precies?
Bij traditionele wire bonding ligt de chip met de "actieve" kant — waar de elektronica zit — naar boven. Vanaf de randen van de chip lopen dunne draadjes naar de printplaat of het substraat (de drager waarop de chip rust). Dat werkt goed voor eenvoudige chips, maar heeft een duidelijke beperking: het aantal aansluitpunten wordt begrensd door de omtrek van de chip. Hoe meer verbindingen nodig zijn, hoe voller het randje wordt.
Flip-chip lost dat op door de chip letterlijk om te draaien. In plaats van draadjes aan de rand krijgt de hele onderkant van de chip een raster van piepkleine soldeerbolletjes, solder bumps genoemd. IBM noemde zijn versie hiervan ooit C4 (Controlled Collapse Chip Connection): de bolletjes worden verhit tot ze net genoeg smelten om een stevige, gecontroleerde verbinding te vormen met de contactpunten op het substraat eronder, zonder dat de chip verschuift of scheef komt te liggen.
Omdat de verbinding nu over het hele oppervlak van de chip verspreid ligt in plaats van alleen aan de rand, passen er veel meer aansluitpunten op dezelfde chip. Na het solderen wordt vaak een vloeibare hars tussen chip en substraat gegoten die uithardt: de underfill. Die vult de kleine ruimte tussen de twee lagen op en beschermt de kwetsbare soldeerbolletjes tegen mechanische spanning, bijvoorbeeld door temperatuurschommelingen waarbij chip en substraat licht uitzetten en krimpen.
Een ander hulpmiddel is de redistribution layer (RDL): een extra, dunne bedradingslaag bovenop de chip die de oorspronkelijke contactpunten van de transistors herverdeelt naar nieuwe posities die beter passen bij het bump-patroon. Zo hoeft het ontwerp van de chip zelf niet aangepast te worden aan de verpakking.
Deze technieken worden extra belangrijk nu de industrie overstapt van één grote chip naar combinaties van meerdere kleinere chips in hetzelfde pakket, chiplets genoemd. Bij 2,5D-verpakking liggen die chiplets naast elkaar op een gedeeld tussenstuk (interposer); bij 3D-verpakking worden ze zelfs op elkaar gestapeld. In beide gevallen zijn flip-chip-achtige verbindingen nodig om al die chiplets elektrisch met elkaar en met de buitenwereld te verbinden.
Wat wil men ermee bereiken?
De belangrijkste drijfveer is simpel: meer verbindingen op minder ruimte. Waar wire bonding al snel vastloopt bij een paar honderd aansluitpunten, kan flip-chip er duizenden kwijt op hetzelfde oppervlak. Dat is nodig omdat moderne chips — zeker processors en chips voor kunstmatige intelligentie — enorme hoeveelheden data tegelijk moeten uitwisselen met geheugen en andere onderdelen.
Kortere verbindingen betekenen ook minder elektrische weerstand en dus minder energieverlies en minder vertraging van signalen. Bij wire bonding moet een signaal eerst naar de rand van de chip reizen; bij flip-chip gaat het rechtstreeks naar beneden, de kortst mogelijke weg.
Daarnaast speelt warmteafvoer een rol. Bij flip-chip ligt de achterkant van de chip (waar geen bedrading zit) bovenaan vrij, wat het makkelijker maakt om er een koelplaatje (heatsink) direct op te bevestigen. Ten slotte maakt de techniek kleinere en dunnere pakketten mogelijk, en — steeds belangrijker — de mogelijkheid om chiplets die op verschillende fabricageprocessen of zelfs bij verschillende fabrikanten zijn gemaakt, toch in één pakket te combineren. Dat heet heterogene integratie: bijvoorbeeld een snel maar duur rekenkernblok combineren met goedkopere geheugen- of I/O-chiplets, in plaats van alles op één dure, grote chip te persen.
Voorbeelden uit de praktijk
De oorsprong ligt bij IBM, dat de C4-techniek al in de jaren zestig ontwikkelde voor zijn Solid Logic Technology, de basis van de System/360-mainframes. Daarmee is flip-chip een van de oudste nog gebruikte verpakkingstechnieken in de chipindustrie.
Een actueler voorbeeld is TSMC's CoWoS (Chip on Wafer on Substrate), een 2,5D-verpakkingstechniek die het Taiwanese bedrijf sinds het begin van de jaren 2010 aanbiedt. CoWoS combineert flip-chip-verbindingen met een siliciuminterposer en wordt gebruikt om reken-chiplets en high-bandwidth-geheugen naast elkaar te plaatsen. Deze aanpak is inmiddels een knelpunt geworden in de productie van AI-versnellerchips zoals Nvidia's H100- en H200-chips, omdat de vraag naar CoWoS-capaciteit de beschikbare productiecapaciteit overtreft.
Intel introduceerde in 2020 met de Lakefield-chip zijn Foveros-technologie, een vorm van 3D-verpakking waarbij chiplets op elkaar worden gestapeld in plaats van naast elkaar geplaatst. AMD gebruikt sinds zijn Zen 2-architectuur (vanaf 2019) chiplet-ontwerpen in Ryzen- en EPYC-processors, waarbij flip-chip-verbindingen de afzonderlijke rekenkern- en I/O-chiplets aan het gedeelde substraat koppelen. Voor de precieze technische details van deze producten gelden voortdurend updates; wie de actuele specificaties wil kennen, kijkt het beste naar de recentste documentatie van de fabrikanten zelf.
Hoe ver is de techniek?
Flip-chip zelf is geen nieuwe of experimentele technologie. Het is een decennia oude, volwassen methode die inmiddels standaard is bij vrijwel alle high-performance chips: processors, grafische chips, AI-versnellers en veel geheugenchips gebruiken het al jaren.
De actuele ontwikkeling zit vooral in de geavanceerdere varianten. Fabrikanten proberen de bump-pitch — de afstand tussen de soldeerbolletjes — steeds kleiner te maken, zodat er nog meer verbindingen op hetzelfde oppervlak passen. Een nieuwere techniek die daarbij helpt is hybride bonding: in plaats van soldeerbolletjes te smelten, worden koperen contactvlakken van twee chips direct tegen elkaar aan geperst en verhit tot ze op moleculair niveau met elkaar versmelten. Dat maakt nog kleinere afstanden tussen verbindingen mogelijk, maar de techniek stelt hogere eisen aan de vlakheid en zuiverheid van de oppervlakken en is duurder om op grote schaal toe te passen.
De belangrijkste obstakels bij geavanceerde 2,5D- en 3D-verpakking zijn warmteafvoer (gestapelde chiplets kunnen elkaars warmte moeilijker kwijt), de hoge kosten van interposers en precisieapparatuur, de moeilijkheid om gestapelde chips te testen voordat het pakket helemaal dicht is, en het ontbreken van volledig uitgekristalliseerde industriestandaarden voor hoe chiplets van verschillende fabrikanten met elkaar moeten samenwerken. Aan dat laatste wordt gewerkt via initiatieven zoals de UCIe-standaard (Universal Chiplet Interconnect Express), al is het te vroeg om te zeggen hoe breed die uiteindelijk wordt omarmd.
Wie werken eraan?
De grootste chipfabrikanten ter wereld hebben allemaal eigen flip-chip- en geavanceerde verpakkingsprogramma's: TSMC (Taiwan) met CoWoS en InFO, Intel (VS) met Foveros en EMIB, en Samsung (Zuid-Korea) met vergelijkbare 2,5D/3D-technieken.
Daarnaast is er een aparte categorie bedrijven die zich specifiek richten op het verpakken en testen van chips voor andere fabrikanten, de zogeheten OSAT-bedrijven (Outsourced Semiconductor Assembly and Test). De grootste daarvan is ASE Group uit Taiwan; in de Verenigde Staten is Amkor Technology een belangrijke speler.
Op onderzoeksgebied speelt IBM Research nog altijd een rol, gezien de historische band met C4. In Europa doet het Belgische imec veel fundamenteel onderzoek naar geavanceerde verpakkingstechnieken zoals hybride bonding, en in Duitsland werkt het Fraunhofer-instituut IZM aan vergelijkbare thema's. Qua productieschaal blijft de zwaartepunt echter duidelijk in Taiwan en Zuid-Korea liggen, met de Verenigde Staten sterk vertegenwoordigd in ontwerp en onderzoek.