Elektronische ontwerpautomatisering: de software die chips ontwerpt
Elektronische ontwerpautomatisering — internationaal bekend als EDA, van Electronic Design Automation — is de verzameling gespecialiseerde software waarmee ingenieurs computerchips ontwerpen. Een moderne processor bevat tientallen miljarden transistors, de piepkleine schakelaars die samen berekeningen uitvoeren. Geen mens kan zoiets met de hand tekenen of controleren; dat werk wordt gedaan door EDA-programma's, die een idee op papier omzetten in een exacte, laag-voor-laag blauwdruk waarmee een fabriek de chip daadwerkelijk kan maken.
Een handige vergelijking is de bouw van een megastad met miljarden huizen, wegen, leidingen en elektriciteitskabels, waarbij alles op een oppervlak van een paar vierkante millimeter moet passen en niets mag kortsluiten of vastlopen. EDA-software is tegelijk de stadsplanner, de bouwtekenaar en de keuringsdienst: ze bepaalt waar elk onderdeel komt te liggen, rekent na of het ontwerp doet wat het moet doen, en spoort fouten op voordat er ook maar één fysieke chip is gemaakt. Zonder deze software zou de moderne chipindustrie simpelweg niet bestaan.
Wat is het precies?
Het ontwerpen van een chip verloopt in duidelijk te onderscheiden stappen, en voor elke stap bestaat gespecialiseerde EDA-software.
Het begint met een functionele beschrijving: ingenieurs schrijven in een zogeheten hardwarebeschrijvingstaal (zoals Verilog of VHDL) op welk niveau van abstractie de chip moet doen wat hij moet doen — bijvoorbeeld "tel deze twee getallen op" — zonder al te specificeren hoe dat elektronisch precies gebeurt. Dit heet RTL (register-transfer level), een tussenvorm tussen menselijke logica en elektronische schakelingen.
Vervolgens vertaalt een synthesetool die RTL-beschrijving automatisch naar een netwerk van logische poorten — de bouwstenen die met transistors gemaakt worden. Daarna volgt place and route: software bepaalt de fysieke positie van elk onderdeel op het chipoppervlak en tekent de microscopische bedrading ertussen, rekening houdend met beperkingen als snelheid, stroomverbruik en warmteontwikkeling.
Tussen en na deze stappen zit verificatie: simulaties en wiskundige controles die nagaan of het ontwerp fouten bevat voordat het naar de fabriek gaat. Verificatie neemt inmiddels vaak meer tijd in beslag dan het ontwerpen zelf, omdat een chip met miljarden onderdelen op ontelbaar veel manieren fout kan gaan. Pas als alles is goedgekeurd, volgt de tape-out: het definitieve bestand wordt naar een chipfabriek (een "foundry", zoals TSMC of Samsung) gestuurd om te worden geproduceerd.
Wat wil men ermee bereiken?
De belangrijkste drijfveer achter EDA is complexiteit beheersbaar houden. Decennialang verdubbelde het aantal transistors op een chip ruwweg elke twee jaar, een patroon dat bekendstaat als de wet van Moore. Die groei is inmiddels vertraagd, maar chips zijn nog altijd zo complex dat automatisering onmisbaar is: zonder EDA-software zou het ontwerpen van een enkele chip praktisch onbegonnen werk zijn.
Daarnaast draait het om het beperken van fouten en kosten. Een productiefout in een chip wordt pas na maanden zichtbaar, wanneer de fabriek de chip daadwerkelijk heeft gemaakt — een misser kost dan al snel tientallen miljoenen euro's aan verspilde productiecapaciteit. Grondige simulatie en verificatie vooraf moeten dat voorkomen.
Een derde doel is snelheid: bedrijven willen chips sneller kunnen ontwerpen om gelijke tred te houden met concurrenten en met steeds kortere productcycli. Tot slot zoekt de industrie naar manieren om binnen dezelfde ruimte meer rekenkracht en energie-efficiëntie te persen, iets wat steeds moeilijker wordt naarmate transistors de fysieke grenzen van wat mogelijk is naderen.
Voorbeelden uit de praktijk
Samsung en Synopsys DSO.ai (vanaf 2020). Synopsys, een van de grootste EDA-bedrijven, bracht met DSO.ai (Design Space Optimization AI) een tool op de markt die met kunstmatige intelligentie miljoenen mogelijke ontwerpconfiguraties doorzoekt om de beste balans tussen snelheid, energieverbruik en chipoppervlak te vinden. Samsung Electronics maakte hier bekend gebruik van bij het ontwerpen van geavanceerde chips, en meldde kortere ontwerptijden dankzij deze aanpak.
NVIDIA en op AI gebaseerd circuitontwerp. Onderzoekers van NVIDIA publiceerden werk waarin reinforcement learning (een vorm van zelflerende AI die via trial-and-error een taak leert) werd ingezet om onderdelen van rekencircuits te ontwerpen. Delen van deze aanpak zijn later teruggekomen in NVIDIA's eigen chipontwerpprocessen, als voorbeeld van hoe AI stap voor stap zijn weg vindt in de praktijk van chipontwikkeling.
Google en AI-gestuurde chipindeling (2021). Google publiceerde in het wetenschappelijke tijdschrift Nature een methode waarbij een AI-systeem de fysieke indeling ("floorplanning") van chipcomponenten leerde optimaliseren, gebruikt bij het ontwerp van Google's eigen TPU-chips (gespecialiseerde processors voor AI-berekeningen). Het is een van de meest aangehaalde voorbeelden van AI in chipontwerp. Belangrijk om eerlijk te vermelden: andere onderzoekers hebben na publicatie vraagtekens gezet bij hoe reproduceerbaar en overtuigend de gerapporteerde resultaten precies waren, en de discussie daarover is niet volledig beslecht.
Amerikaanse exportbeperkingen naar China (2022). De Amerikaanse overheid beperkte in 2022 de export van geavanceerde EDA-software naar Chinese chipbedrijven, als onderdeel van bredere pogingen om China's toegang tot hoogwaardige chiptechnologie af te remmen. Omdat een handvol Amerikaanse en Amerikaans-gelieerde bedrijven vrijwel de hele markt voor high-end EDA-software beheersen, had deze maatregel direct effect op Chinese chipontwerpers en versnelde het de Chinese inspanningen om eigen EDA-software te ontwikkelen.
Fusie van Synopsys en Ansys (aangekondigd 2024). Synopsys kondigde in 2024 een overname van simulatiebedrijf Ansys aan, met als doel chipontwerp en fysische simulatie (bijvoorbeeld van warmte en elektromagnetische effecten) nauwer te integreren. De deal illustreert een trend: naarmate chips complexer worden, groeien de grenzen tussen "chip ontwerpen" en "chip simuleren" naar elkaar toe.
Hoe ver is de techniek?
EDA is geen jong vakgebied: de eerste commerciële ontwerptools verschenen al in de jaren tachtig, en de kernstappen van het proces — synthese, place-and-route, verificatie — zijn decennia geleden ontwikkeld en sindsdien voortdurend verfijnd. In die zin is de techniek volwassen en betrouwbaar; vrijwel elke chip ter wereld wordt ermee gemaakt.
Wat wél sterk in ontwikkeling is, is de integratie van kunstmatige intelligentie. AI wordt steeds vaker gebruikt om delen van het ontwerpproces te versnellen, vooral bij het doorzoeken van enorme aantallen mogelijke ontwerpvarianten waar mensen simpelweg te veel tijd voor nodig zouden hebben. Toch is dit ondersteunende AI, geen vervanging van menselijke ingenieurs: uiteindelijke ontwerpbeslissingen, met name rond verificatie en veiligheid, blijven mensenwerk.
De grootste obstakels liggen niet zozeer in de software zelf, maar in de onderliggende fysica. Naarmate chipfabrikanten naar kleinere structuren gaan (uitgedrukt in nanometers, zoals de huidige 3- en 2-nanometerprocessen), wordt het steeds moeilijker om voorspelbaar en betrouwbaar te ontwerpen: kwantummechanische effecten en productievariatie spelen een steeds grotere rol. Daarnaast stijgen de kosten van chipontwerp explosief — een geavanceerde chip ontwerpen kost inmiddels honderden miljoenen euro's aan engineering en softwarelicenties, wat de markt toegankelijk houdt voor slechts een beperkt aantal grote spelers.
Wie werken eraan?
De EDA-markt wordt gedomineerd door een klein aantal grote, gespecialiseerde bedrijven. Synopsys en Cadence Design Systems, beide Amerikaans, zijn de twee grootste spelers. Siemens EDA (voorheen Mentor Graphics, een Amerikaans bedrijf dat in 2017 door het Duitse Siemens werd overgenomen) is de derde grote naam. Samen beheersen deze drie het overgrote deel van de markt voor geavanceerde chipontwerpsoftware.
Daarnaast hebben grote chip- en techbedrijven eigen onderzoeksteams die met en soms bovenop bestaande EDA-tools werken, waaronder Google, NVIDIA, Intel, Samsung en Apple. Academische instellingen zoals de University of California, Berkeley en Stanford University leveren fundamenteel onderzoek en zijn betrokken bij open-source-initiatieven zoals het OpenROAD-project, dat met steun van de Amerikaanse defensie-onderzoeksorganisatie DARPA werkt aan gratis, open toegankelijke EDA-software — een reactie op de hoge kosten en beperkte toegankelijkheid van commerciële tools.
Door de Amerikaanse exportbeperkingen investeert China zwaar in eigen EDA-bedrijven, waarvan Empyrean Technology een van de bekendste is. Europa speelt een kleinere maar relevante rol, onder meer via onderzoeksinstituten zoals imec in België en technische universiteiten die meewerken aan chipontwerponderzoek binnen bredere Europese chipstrategieën.