DRAM: het werkgeheugen dat elke computer draaiende houdt

Bijgewerkt: 23 augustus 2026 · 7 min leestijd

Elke keer dat je een app opent, een webpagina laadt of een spelletje speelt, gebeurt er iets onzichtbaar maar cruciaals: je computer of telefoon slaat tijdelijk enorme hoeveelheden gegevens op in een supersnel geheugen genaamd DRAM. DRAM staat voor Dynamic Random-Access Memory, oftewel "dynamisch, willekeurig toegankelijk geheugen". Het is niet de plek waar je foto's en documenten permanent staan – dat doet de harde schijf of ssd – maar de werkbank waarop de processor voortdurend gegevens neerlegt, gebruikt en weer weggooit.

Een goede analogie is die van een bureau versus een archiefkast. De archiefkast (opslag, zoals een ssd) bewaart alles langdurig en overleeft het ook als je het licht uitdoet. Het bureau (DRAM) is waar je op elk moment snel bij kunt, maar zodra je opstaat en de kamer verlaat – oftewel de stroom uitvalt – valt alles wat erop lag op de grond en ben je het kwijt. Die "vluchtigheid" is geen ontwerpfout maar een bewuste afweging: door dit compromis is DRAM extreem snel en compact, wat het al meer dan vijftig jaar tot de ruggengraat van vrijwel elk stukje elektronica maakt, van smartphones tot de datacenters achter kunstmatige intelligentie (AI).

Wat is het precies?

De basisbouwsteen van DRAM is verrassend eenvoudig: één transistor en één condensator per bit. Een condensator is een minuscuul onderdeel dat elektrische lading kan vasthouden, een beetje zoals een piepklein batterijtje. Is de condensator geladen, dan staat dat voor een "1"; is hij leeg, dan staat dat voor een "0". De transistor fungeert als schakelaar die bepaalt of de processor bij die lading mag om hem te lezen of te veranderen. Dit ontwerp heet een 1T1C-cel (één transistor, één condensator) en is al sinds de late jaren zestig de standaard.

Het probleem is dat condensatoren lekken: de lading vloeit langzaam weg, zoals lucht uit een zacht opgeblazen ballon. Zonder ingrijpen zou een bit binnen milliseconden zijn informatie verliezen. Daarom moet DRAM voortdurend "ververst" worden – vandaar het woord dynamic. Gespecialiseerde circuits lezen elke cel duizenden keren per seconde uit en schrijven de waarde meteen terug, zodat de lading op peil blijft. Dit ververscircuit kost energie en tijd, maar is de prijs die je betaalt voor de compacte, goedkope opslag die DRAM biedt.

Miljoenen tot miljarden van deze cellen zijn gerangschikt in een rooster van rijen en kolommen, vergelijkbaar met een enorm schaakbord. Om een bit te lezen, activeert de chip eerst een hele rij (dit heet "row access"), waarna een specifieke kolom wordt geselecteerd ("column access"). Deze twee stappen, en de tijd die ze kosten, bepalen grotendeels hoe snel geheugen reageert – iets wat in specificaties terugkomt als "latency", uitgedrukt in nanoseconden of kloktikken.

De term random access betekent dat elke cel in principe even snel te benaderen is, ongeacht waar hij fysiek op de chip zit – in tegenstelling tot bijvoorbeeld een cassetteband, waarbij je moet spoelen. Moderne DRAM-chips worden aangesloten via standaarden als DDR (Double Data Rate), die gegevens twee keer per kloktik versturen om de doorvoersnelheid te verdubbelen zonder de kloksnelheid zelf te verhogen.

Wat wil men ermee bereiken?

De kerndoelstelling van DRAM-ontwikkeling is al decennia hetzelfde drieluik: meer capaciteit, hogere snelheid en lager energieverbruik, bij voorkeur allemaal tegelijk. Processoren zijn de afgelopen jaren zo snel geworden dat ze voortdurend wachten op gegevens uit het geheugen; dit staat bekend als de "memory wall" (geheugenmuur). Elke verbetering in DRAM-bandbreedte – hoeveel data per seconde heen en weer kan – vertaalt zich direct in snellere computers.

Een tweede drijfveer is dichtheid: hoeveel bits passen er op een chip van een bepaalde grootte. Meer dichtheid betekent goedkopere geheugenmodules en compactere apparaten, van laptops tot smartphones. Een derde, steeds belangrijkere doelstelling is energiezuinigheid. Datacenters die AI-modellen trainen en draaien, verbruiken enorme hoeveelheden stroom, en geheugen is daarin een substantiële kostenpost. Minder energie per bit die wordt gelezen of geschreven, scheelt op grote schaal aanzienlijk in stroomrekening en warmteontwikkeling.

Ten slotte speelt betrouwbaarheid een rol: naarmate cellen kleiner worden, worden ze gevoeliger voor storingen, bijvoorbeeld door kosmische straling die per ongeluk een bit kan omklappen (een "bit flip"). Foutcorrectietechnieken zoals ECC (Error-Correcting Code) zijn daarom een vast onderdeel van serieuze geheugensystemen, vooral in servers.

Voorbeelden uit de praktijk

DRAM is zo alledaags dat concrete voorbeelden overal te vinden zijn. De DDR5-standaard, die vanaf 2021 in pc's en servers werd geïntroduceerd, verdubbelde in potentie de bandbreedte ten opzichte van zijn voorganger DDR4 en verlaagde het voedingsspanningsniveau, wat energie bespaart. Vrijwel elke nieuwe laptop en desktop die sindsdien is verkocht, gebruikt deze standaard.

Een technisch heel andere tak van DRAM is HBM (High Bandwidth Memory), waarbij meerdere geheugenchips letterlijk op elkaar worden gestapeld en met duizenden microscopisch kleine verticale verbindingen (through-silicon vias, TSV's) met elkaar en met de processor worden verbonden. Dit levert extreme bandbreedte in een kleine ruimte op. HBM is de reden dat AI-versnellers zoals Nvidia's H100- en H200-chips (2023-2024) zulke grote taalmodellen kunnen verwerken: zonder deze gestapelde geheugenchips van fabrikanten als SK Hynix en Samsung zouden deze systemen door gebrek aan geheugenbandbreedte hopeloos worden vertraagd.

Ook in mobiele telefoons speelt een specifieke DRAM-variant een rol: LPDDR (Low Power DDR), ontworpen om zo min mogelijk stroom te verbruiken. LPDDR5 en de opvolger LPDDR5X worden sinds ongeveer 2021-2023 gebruikt in vlaggenschiptelefoons van onder meer Samsung en Apple, om accuduur te sparen zonder in te leveren op snelheid.

Een recentere ontwikkeling is CXL (Compute Express Link), een verbindingsstandaard waarmee servers extra DRAM-geheugen kunnen koppelen dat los staat van de processor, in aparte behuizingen. Grote cloudbedrijven experimenteren hiermee sinds ongeveer 2022 om geheugen flexibeler te kunnen op- en afschalen, in plaats van vast te zitten aan de hoeveelheid die in elke server is ingebouwd.

Hoe ver is de techniek?

DRAM is een volwassen, decennia oude technologie, maar staat tegelijk onder grote technische druk. Het fysiek verkleinen van de 1T1C-cel – wat lange tijd de belangrijkste manier was om dichtheid te vergroten – wordt steeds moeilijker. Een condensator moet voldoende lading kunnen vasthouden om betrouwbaar uit te lezen, en naarmate hij smaller wordt, moet hij evenredig hoger worden om hetzelfde volume te behouden. Deze steeds extremere, torenhoge structuren zijn lastig en duur om precies te fabriceren, en fabrikanten benaderen hier fysieke en productietechnische grenzen.

Als reactie hierop verschuift de vooruitgang van pure verkleining naar slimmere architectuur: meer lagen stapelen (zoals bij HBM), betere materialen voor de condensator, en het combineren van meerdere chips in één behuizing. Sommige onderzoekers en fabrikanten werken aan fundamenteel andere celontwerpen, zoals DRAM zonder condensator die in plaats daarvan andere fysische effecten gebruikt om een bit vast te houden, maar dit soort alternatieven bevindt zich nog in een onderzoeks- of vroege ontwikkelfase en heeft de gevestigde 1T1C-cel commercieel nog niet verdrongen.

Bij HBM is de ontwikkeling juist in een stroomversnelling: de sprong van HBM2 naar HBM3 en vervolgens HBM3E (rond 2023-2024) ging gepaard met fors hogere bandbreedte, vooral aangejaagd door de vraag vanuit AI-toepassingen. Fabrikanten hebben vervolgstappen zoals HBM4 aangekondigd, met verdere verhogingen van snelheid en capaciteit, al verschuiven exacte specificaties en marktintroductiedata regelmatig naarmate de techniek zich ontwikkelt – dit is een snel bewegend deel van de sector waarin actuele details het beste bij de fabrikanten zelf te verifiëren zijn.

Een belangrijk obstakel blijft de productiekosten: geavanceerde lithografietechnieken (het "belichten" van chippatronen, met onder meer EUV-machines voor de kleinste structuren) zijn duur, en de vraag naar HBM voor AI-datacenters is de afgelopen jaren zo hard gestegen dat er periodes van krapte en hoge prijzen zijn geweest, wat ook gewone DDR5-geheugen voor consumenten kan raken.

Wie werken eraan?

De DRAM-markt wordt wereldwijd gedomineerd door drie grote fabrikanten: Samsung Electronics en SK Hynix uit Zuid-Korea, en Micron Technology uit de Verenigde Staten. Samen zijn zij verantwoordelijk voor het overgrote deel van de wereldwijde DRAM- en HBM-productie, en hun onderlinge concurrentie – vooral rond wie het eerst de volgende HBM-generatie op de markt brengt – bepaalt in hoge mate het tempo van de sector.

Standaardisatie verloopt via JEDEC (Joint Electron Device Engineering Council), een internationale organisatie waarin fabrikanten en afnemers gezamenlijk vastleggen hoe standaarden als DDR5 en LPDDR5 er precies uit moeten zien, zodat geheugenmodules van verschillende merken onderling compatibel blijven. Voor CXL is er een apart samenwerkingsverband, het CXL Consortium, waarin naast geheugenfabrikanten ook grote chipontwerpers en cloudbedrijven zijn vertegenwoordigd.

Zuid-Korea is door de aanwezigheid van Samsung en SK Hynix de facto het zwaartepunt van geavanceerde DRAM- en HBM-productie, met Taiwan en de Verenigde Staten als belangrijke spelers in aanpalende chipproductie en -ontwerp. Vanwege de strategische waarde van geheugenchips voor AI is de sector ook onderwerp geworden van geopolitieke aandacht, onder meer via Amerikaanse exportbeperkingen richting China op geavanceerde chipproductie-apparatuur.